デジタルレシーバとDACジッタ測定

 デジタルレシーバ(DIR)はDACの直前に配置し、SPDIF信号を受け、マスタークロック、ビットクロック、LRクロック、データクロック(命名はメーカによって異なります)の4つを出力する機能が主です。一般的なCDやPCのデジタル出力は1本のSPDIF信号ですが、DACチップは通常そのままSPDIFを受信することはできませんので、まずこのDIRが必要となりI2S等のフォーマットを出力しDACチップに送られます。

 今回のメインの測定は主にそのDIRによるジッタの差を測ったものです。DAC以降の条件は揃えてありますのでDIRの比較参考にはなるかと思います。

 まずはジッタ測定についての資料を提示します。日本語でもっとも正確かつ充実している情報は次のものだと思います。測定に使用するJ-testについてはP14「サンプリング・ジッタ/データ・ジッタ サセプタビリティ」に詳しく記載されています。

 Audio Precision テックノート TN23

英語資料 TN23

 J-testについて要約するならば、ジッタに最も敏感な信号データ(00000とFFFFFが交互)を送信し、わずかなジッタでも信号の変化が起こるようにする。そしてその変化を測定するという感じでしょうか。PDFの解説は48kHzのケースについてですが、44.1kHzの場合も周波数比率が違うだけで同様の仕組みです。44.1kHzで測定する場合は11025Hzサイン波(-3dB)+229.6875Hz矩形波(-144dB) 24bitで行ないます。

 今回のテスト方法は、Fidelix様の記事が公開されて以降に急速に認知度の高まったと予想される手法ですが、海外Stereophile誌ではかなり以前から同様の測定方法が使用されています。 AudioPrecision社の測定器にも採用されていますので、それなりに信頼出来る測定方法ではないでしょうか。

 THDとジッタ計測はWavespectraWavegeneを使用しています。なお、以下の全てはあくまで個人による簡易測定データなので測定の信頼性や内容の保証などはできかねます。目安程度にお願いします。

 

2014/09/17追記 henさんより以下の指摘がありました。

>調査によると目安として、11.025kHz信号を基準として-50dBで約100ns、-70dBで約10ns、-90dBで1ns、-110dBで100ps、-130dBで10psというような値らしいです

私もAP社のTN23の(8)(9)式と15ページの最後の例をまねして電卓で計算しましたが 片側側帯波が-50dBのとき64ns・・・となりました。
yohineさんは片側側帯波のレベルを読んだ値を両側に換算するのに+6dBしていませんか?
sqrt(a^2+b^2)なのでa=bなら+3dBです。

またWM8741はスイッチドキャパシタDACなので(8)(9)式はちょっと修正されて (12ページjitter induced amplitude modulationの項より)
Rssb=20log10(J*(ωi±ωj)/4)というふうになると思うのですが DIX9211とCS8416の実験結果はそれに合わないので不思議です。

測定環境(ASIO 96kHz 24bit) AD HDSP9632(AK5385)
DA HDSP9632(AD1852)

WaveGene設定
WaveGene設定

Texas Instruments DIX9211



THD 

J-test

DIX9211は自作基板でテストしています。50psのスペックに惹かれて基板まで作ったのですが、結構大きめのジッタが発生していることになりそうです。もちろん当初は自作基板ですから、基板設計や実装の問題では?と思ったのですが、後述するWM8805との比較により、これは基板設計や実装の問題ではなくデジタルレシーバ(DIR)そのものの特性が原因であると分かりました。

発生しているジッタの見方ですが、矩形波の奇数次高調波の高さを測定します。本来入力された矩形波はレベルが-144dBであり24bitの限界ですから、通常はノイズフロアに完全に埋もれて全く見えないはずですが、DIX9211の測定結果をみると明らかに矩形波の高調波が見えてしまっています。これがジッタによる影響と思われます。

調査によると目安として、11.025kHz信号を基準として-50dBで約100ns、-70dBで約10ns、-90dBで1ns、-110dBで100ps、-130dBで10psというような値らしいです(間違ってたらすみません)。ここから計算するとDIX9211では約-100dBの地点に最も高い高調波がありますので約300ps、その他の高調波も合わせると少なくとも500ps以上のジッタがあるとみて良いのではと思われます。

THDについてはWM8741を使用していますので、チップスペックである-100dB=0.001%に近い値が得られています。ちなみにWM8741はスペックがTHD+NではなくてTHD表記です。48k~192kではノイズの量に違いがある(THD+Nなら192kのほうが悪化する)のが普通ですが、データシートでは全て-100dBですのでTHD(Nがない)であるのは間違いないかと思われます。

Cirrus Logic CS8416



THD

J-test PDUR=0

J-test PDUR=1

CS8416の測定はDIX9211とは違い、ユニバーサル基板に実装したので全般的にややノイズが多いです。DACはWM8741でDIX9211と実装条件は共通です。CS8416ではPDUR設定を変更するとジッタのパターンが変わることが分かります。チップ内部にPDURという設定用レジスタがあり、それぞれの解説をデータシートからおおまかに翻訳したものは次のとおりです。

0-通常頻度位相探知器 修正されたマスタークロック(RMCK)は、低い広帯域ジッタを持つが、帯域内ジッタを増やします。

1-高頻度位相探知器 修正されたマスタークロック(RMCK)は、低い帯域内ジッタを持つが、広帯域ジッタを増やします。 出力がデルタシグマデジタル/アナログ変換器(DAC)に接続しているとき、最高のパフォーマンスを出すためにはこのセッティングを使ってください。

PDUR=1のパターンはDIX9211と非常によく似ています。229Hzの高調波のうち一番高いものは11.025kHzの頂点から見て-95dBくらいですから、約-100dBであるDIX9211のほうが若干ジッタが少ないということになりそうです。ですがES9018等の測定結果に見慣れていると、両者ともまだまだジッタが大きいと言えそうです。

PDUR=0のパターンはPDUR=1に比べて高調波が少ないので一見良いように見えるのですが、ノイズフロアが上がってしまっています。測定画像だけを見るとこちらの設定のほうがジッタが少ない結果になりそうですが、データシートの解説によるとこちらのほうがパフォーマンスは低いようです。

Wolfson WM8805



THD

J-test

DIX9211もCS8416もダメ。となったときに発見したのがこちらのデジットさんのWM8805キット。チップからユニバーサルで実装する手間を省くことが出来ました。DAC基板にあとからWM8805基板を外付けするような形での測定となりましたが、結果は見ての通り高調波がほとんどありません。測定はDIX9211、CS8416と同様、WM8741の出力です。

チップスペック自体は50psジッタとありますから、DIX9211と同等のように見えるのですが、実際の結果は大きく違います。229Hzの高調波は-120dBほどですから、ここから測定されるジッタは30ps、その他の高調波とノイズフロア分を追加すれば、おそらくチップスペックに近い数値になりそうです。DIX9211よりも実装条件は悪いにもかかわらずこの結果ですから、基板設計や実装が原因ではなくDIRの性能で勝負が決まった、といってしまってもよいかもしれません。

ではなぜWM8805だけこんなに低ジッタなのでしょうか。ひとまず現時点での推測ではWM8805とCS8416&DIX9211ではジッタトレランス(トレランス=許容量)の違いが一番大きな要因ではないかと思っています。ジッタトレランスについてはAudio Precision テックノートのP23に記載されていますが、減衰できるジッタの限界値と安定性に関連があるようです。


WM8805 jitter tolerance

CS8422 jitter tolerance

CS8416のデータはなかったので代わりにCS8422のデータですが、WM8805のジッタトレランスと比較したのが上の図です。低いほうがジッタ減衰量が多く、高いほうが安定性が高いということになるのでしょうか。そうするとWM8805はAES3の基準よりもはるかに厳しいスペック、そのかわり高性能ということになりそうです。

実際にWM8805は信号の品質にかなり敏感であり、私の環境では88.2kHz、176.4kHz、192kHzの信号再生に問題を抱えています。88.2kHz、176.4kHzではロックしてもノイズ混じりの音声になり、192kHzではたまにノイズが入ります。DIX9211、CS8416ではこのような問題は起きたことがないので、これはWM8805だけの問題です。

あっているかはわかりませんが、ES9018のLowest問題もこれと同様の話のような気がします。192kHzでの安定性を確保しながら高性能を維持するのがとても難しい話というのがなんとなくわかりました。

ちなみにDIX9211、CS8416と同じ設計の基板を使用しているにもかかわらずTHDが悪いのは測定レベル差の問題か、capriceでのTHDの悪さにあるように測定環境自体の正確性に問題があるのかもしれません。

Cirrus Logic CS8422



THD

J-test

CS8422はサンプルレートコンバータ(SRC)とDIRが一体になったチップです。TIのSRC4392も同様のチップですが、追加電源が不要なので手間もかからず手軽で良いチップと思います。上記測定はDIX9211の反省を踏まえ新規に制作したCS8422+WM8741基板にて行なっています。J-testではほとんどジッタは発生していません。新規基板なのでノイズも少なめです。CS8422は上に上げたとおりジッタトレランスに余裕がありますので192kの再生も全く問題もありませんでした。

SRCを使用するメリットとしては、どのようなサンプルレートの入力であっても、強制的に水晶クロックをマスタークロックとしてDACに入力することが可能な点です。CS8416、DIX9211、WM8805はPLLを使用して入力データからマスタークロックを生成していますので、その生成の際に入力信号に追従する必要があり、そこで安定性とジッタ抑圧のトレードオフが発生します。

一般に水晶クロックのジッタはPLLよりもはるかに少なく、今回の測定で使用したCS8422基板ではジッタスペック0.5psの水晶を使用しています。SRCは非同期なのでこのような低ジッタな水晶クロックを基準に出力データを生成することができるわけです。

SRCそのものは決して高音質化の手段ではなく、レートコンバートによる劣化を必ず伴いますから本来ならばSRCなどないほうが信号自体はピュアなのですが、DIRで発生してしまうジッタによる劣化を防ぐために仕方なくSRCを搭載する、という事例は少なくないのではと思われます。もっと良い解決方法があれば良いのですが、現行のミドルレンジ以上のモデルでもSRC搭載機は見かけますので現実的な解決方法なのかもしれません。実際音は非常によくSRCの問題は感じさせません。

THDについてはWM8805とCS8422でほとんど差がありませんので測定上はSRCによる劣化はほぼないといえそうです。

Lavry Engineering DA10


THD

J-test 同軸

J-test 光

Capriceよりも以前にメインとして使用していたDA10です。これのクリスタルロックという機能はCS8422に記載した方法と同様の、SRCと水晶クロックの使用でジッタを削減する機能と同等と思われます。測定ではスイッチング電源によると思われるノイズが見られますが、矩形波による高調波は目立って見られないのでジッタ量は低くおさえられているといえそうです。

この機種は試聴では同軸よりも光のほうが音質が良いとずっと思っていたのですが、一般では同軸のほうが音が良いと言われているためイマイチ説得力がありませんでした。ですので今回それもついでに測定してみました。結果は上の通りで光のほうがノイズが少なくなっています。ノイズは同軸のGNDを通して入り込んでいると思われ、アイソレートのない設計が原因かと思われます。

FIDELIX Caprice


THD 

J-test

ES9018はDIR内蔵でありそのジッタ抑圧性能を売りにしていますので、測定ジッタはさすがに低いです。うちの測定環境ですと、このレベルの製品の違いを計測するのは困難なようです。

THDが実際のスペックよりも悪い数値です。さすがにもう少し良い値は出そうなので、うちの環境は外部DACを測定するにはいささか測定性能的に問題かもしれません。(入力レベルを変えるだけで大きく測定値が変わったりしてしまう)

Onkyo P3000R


THD

J-test
J-testはDIX9211を使用したデータと非常に近いです。広告では低ジッタを謳っていますがDIR単体と同等であり、それほど低ジッタというわけではないです。THDも特に優れているわけでもなく、性能的には平凡なDACと言えそうです。