Pocket

Innocent Keyからのお知らせ

Innocent Keyのコミケ、同人イベント参戦は無期限停止となりました。Innocent Keyとしての新作アルバム制作予定はなく今後リリース予定はありません。そのかわり、まだまだコンテンツが少ないですが、Youtubeのいのきーちゃんねるのほうに細々と既存作品や新作をアップしていく予定です。

https://www.youtube.com/channel/UCZgzSth2jOP1T-QzH6HdPgA

Innocent Key The Bestは過去の名作の大半が収録されていますが、各委託先ショップでの取扱が殆どありません。今在庫が充実しているのはあきばおーこくです。

ベスト1、2の在庫はうちにはありますが、委託ショップではBest3がおいてある程度という状況です。こちらからお願いしても断られてしまっています。ですがお客様からのリクエストが多ければ過去作品も委託出来る可能性も上がります。もしベスト1-2の再取扱を希望されている方がいらっしゃいましたら、各ショップへリクエストお願いいたします。

イノセントキーのベスト

best

膨大すぎる収録曲。ベスト1で37曲、ベスト2で55曲、ベスト3は80曲以上!
PVは全て収録。一部ベスト専用の新作PVも!
ゲストコメント、制作秘話、制作陣による解説もついています!
数百点に及ぶ画像を収録。非公開画像や制作過程も!
一部の楽曲で高音質24bit音源を収録!
ボーカルNGや、Midiデータ、秘密のおまけ音源も収録!
その他入れられるものは何でも入れました!!

Innocent Keyの美味しいところも、マズイところも、ぜんぶ体験するならベストが絶対オススメ。

2 thoughts on “マルチビットデルタシグマの特性調査

  1. こんにちは。私は測定用に低歪の発振器が作れないかと、デルタシグマに手を出しました。デジタル(PCM)からデジタル(DSM)への変換ですが、PCMの解像度が高いので、アナログからのデジタル領域での変換とも言えます。

    教科書の通り、1ビットのDSMは3次以上で発振します。但し、これは変調度が50%を超えるからです。引用されているCQ出版も、1次は80%の変調度になっています。このままだと3次以上は必ず発振します。50%以下であれば、適切な定数で問題なく動作します。私は7次を使っています。「R. Schreier and G.Temes,ΔΣ型アナログ/デジタル変換器入門, 丸善」に書かれている7次のCRFB回路そのままです。

    この現象は、おそらく単純な理由です。多次の1ビットDSMが最大振幅を出そうとすると、ずっと1を出し続ける事は出来ないので必ず0が混じります。四ビット単位で考えると、大抵は「1110」という具合に、1が3個続くと0が一個入ります。こうすると最大値は1+1+1+0=3となります。最小値は普通「0001」で、0+0+0+1=1です。結局、多次の1ビットDSMは本来可能な最大振幅の4から0ではなく、3から1までしか振れないのです。これは一般的なもっと長いビット長でも同じです。

    DSMの文献ではあまり触れられていませんが、1ビットの多次は変調度を50%以下にする必要があります。マルチビット化していくと、この変調度の制約は緩くなるので、結果としてSNは最大で6dB良くなります。但し、デジタル領域では色んな演算が可能なので、それらを駆使すると、この変調度の壁は破れます。なので今は、DSM自体は単純な1ビットが良いのかな、と思ってます。

     

  2. 如月さん

    補足ありがとうございます。文献の書籍まではチェックしてないので完全な回答が難しいのですが、今分かる範囲でご回答したいと思います!

    変調度は50%までというのはDSDもそうなっていますね。実際には80%でも変調そのものは出来るようですが歪率が大幅に劣化してしまうみたいですね。

    このあたりを理論じゃなくて実際にシミュレーションで観測した限りですが、信号振幅がキャリア振幅に近づくにつれて1110の例でいえば頻度が11111111110のようにどんどん長くなってしまい、復元された信号には凸凹が増加、波形自体も乱れてきました。変調度が高すぎると埋込できる元波形の情報量が下がってしまい、それが特性劣化の理由ではないかと思います。この現象自体は1次でも観測可能です。

    この波形の乱れに3次のようなハイゲイン構成になると、ノイズシェーピングの残留ノイズが限界を超えて安定したループを形成できなくなってしまうような印象でした。丁度オペアンプの正帰還を思い出します。オペアンプも5532みたいな3段増幅になると位相遅れが無視できなくなり高速化するとすぐに発振するのと似ています。

    おそらく2次は大丈夫で3次だとダメってのは多分数学的解析で証明できるのでしょうけれども、そこまでは調べてないですので深い所は理解できてないです。

    Philewebのyamamoto2002さんの記事にある7次の求まった係数の並びとブロック図を見比べるとシェーピングノイズがオーバーフローしないように初段に行くほどフィードバックゲインを低く調整しているように見えます。初段でゲインが高すぎると最終段に行く前にオーバーフローしてしまうのでしょう。マルチビット化でこの辺りの安定性が増すのもシェーピングノイズの振幅自体が下がるからでしょうね。

    今回のシミュレーションや検討をみると基本は多次デルタシグマの設計にして、マルチビット化は最後の特性向上の手段とするのが良さそうに思いました。アナログ回路ではなくデジタル段で処理すれば多次デルタシグマ自体は複雑な演算ではないので高速な計算装置さえあればできそうです。

    そして3次より上の厳密なシミュレーションをやるならLTSpiceより数学的なシミュレーションのほうが良いと思いました。アナログ回路のオペアンプモデルによる積分器とコンパレータの組み合わせだと開始時のキャリア立ち上がりのスピードを見て定数を調整するというとてもアナログなやり方しか出来ないので7次の設計は不可能に近いです。ブロック図のまま理論通りにやらないと7次の再現はかなり難しいと思います。

    多次CRFBの定数の求め方についてはPhilewebのyamamoto2002さんの記事も良かったですね。正直数式が多いのでちゃんと理解するのはなかなか難しいのですが、現実的にはすでにある定数を利用するのが良い結果を出すには一番はやくて確実だと思いました。こういう記事があるととてもありがたいです。

    自分自身もそういう思いもあって実験結果などは出来る限り公開するようにしています。

Leave a Reply

Your email address will not be published.

This site uses Akismet to reduce spam. Learn how your comment data is processed.