bb_acs

マルチビットデルタシグマの特性調査

Pocket

色々で調べてみるとシングルビットの多次デルタシグマについての資料は多いですがマルチビットについての資料はあまり多くありません。特許をあさると色々出てくるのですが、なかなか読み解くのが難しいです。自分は数学苦手なので数式を見てもどうしてそうなるのかが直感的に全く理解出来ません。できればシミュレーションで色々やってみたいのですが、残念ながら誰もが追試できるようなシミュレーションで検討している内容は殆ど見かけないです。本当は見て触って動作を知りたいのですが…。

そこで自分でLTSpiceでマルチビットデルタシグマのシミュレーションをやってみましたのでここにまとめておきます。シミュレーションならば数式だけだとよくわからない次数やマルチビット化による挙動の違い、各部動作や波形についても細かく見ることが出来ます。技術的には全く新しくない内容ですが何らかの参考になればと思います。

先に結論を言ってしまいますが、マルチビット化は部品点数や手間がかかる割に特性向上が僅かなので基本は次数を増やすほうが良かったです!

マルチビットデルタシグマとは

デルタシグマ変調の特性を向上させる方法にはいくつかの方法があります。

  • シングルビット多次デルタシグマはノイズシェーピングの帯域内ノイズを出来るだけ高域に押しやる方法
  • マルチビットデルタシグマはデルタシグマ変調をマルチビット化してノイズシェーピングの振幅を減らす方法
  • シングルビットデルタシグマのマルチビット拡張でノイズシェーピングの振幅を減らす方法

このような違いがあります。下の2つの違いはわかりにくいですが、デルタシグマ変調ごとマルチビット化するのか、マルチビット部とデルタシグマ変調部を分離するかの違いです。文章でわかりにくくても図やシミュレーション回路を見たほうが違いがわかりやすいかもしれません。とりあえずどの方法もデルタシグマ変調で発生する帯域内ノイズを減らそうという目的は共通しています。

これを発展させるとPCM179Xシリーズのようなマルチビットデルタシグマを更にマルチビットで拡張したような構成になりますね。BBのアドバンスドセグメントについてはこの資料が詳しいです。
http://www.tij.co.jp/jp/lit/ml/jajt042/jajt042.pdf

シングルビット1次デルタシグマのシミュレーション

deltasigma1blockdiagram

下記リンク先からの引用ですが、ここの図が一番見やすかったので紹介したいと思います。アナログでシミュレーションする場合の1次デルタシグマのブロック図です。これをLTSpiceでシミュレーションするとこうなります。

%e3%82%b7%e3%83%b3%e3%82%b0%e3%83%ab%e3%83%93%e3%83%83%e3%83%881%e6%ac%a1%e3%83%87%e3%83%ab%e3%82%bf%e3%82%b7%e3%82%b0%e3%83%9e%e5%a4%89%e8%aa%bf

大体こんな感じのデータになります。

LPF込みなのでシェーピングノイズは既に抑圧されており少ない状態になっていますが、これは帯域内の限界SNと歪率特性を見るためにそのようにしています。実際のシェーピングノイズの具合や各部の波形などはLTSpice用ファイルを公開しておきますので各自DLして実際にテストしてみてください。

シングルビット3次デルタシグマ

deltasigma2blockdiagram

このブロック図は二次です。

%e3%82%b7%e3%83%b3%e3%82%b0%e3%83%ab%e3%83%93%e3%83%83%e3%83%883%e6%ac%a1%e3%83%87%e3%83%ab%e3%82%bf%e3%82%b7%e3%82%b0%e3%83%9e%e5%a4%89%e8%aa%bf

同じように増やしていきますと三次では発振してしまいます。こちらのシミュレーションではC4を2000pにして積分器の立ち上がり速度を抑制しています。このようにしないと立ち上がり直後で電源電圧に張り付いて変調がストップしてしまいます。積分の速度を落とすことで発振を抑制する動作もシミュレーションならよくわかります。3次になると一気にSNが上がります。歪率も非常に低くて良い特性が得られています。

ここまでは既存のサイトでもシミュレーション事例がありますので、追試するのは難しくありません。ここから先が本記事の本番です!

マルチビット1次デルタシグマ

deltasigma1nblockdiagram

これがマルチビット化したデルタシグマ変調のブロック図です。1次だとブロック図を見ると非常にシンプルで、1bitの比較器のところがマルチビットになっているだけなのですね。これで正しく動くのかブロック図を見てもよくわからないですが、これを実際にシミュレーションしたのが次の画像です。

%e3%83%9e%e3%83%ab%e3%83%81%e3%83%93%e3%83%83%e3%83%88%e3%83%87%e3%83%ab%e3%82%bf%e3%82%b7%e3%82%b0%e3%83%9e

この図だと3bit、8階調のマルチビットADC/DACになっています。ADCは各スレッショルドを直接入力して比較するという内容になっています。SNは若干良くなっていますが3bitくらいだとノイズは1/8なので18dB位の改善ですね。

そのかわり歪率は若干悪化しています。階調の段差の部分がデルタシグマ振幅の上限付近を通過するためマルチビットの段差で変調度が下がってしまうことが理由だと思います。いろいろ考えたのですが根本的にこの部分を改善して特性を確保するのはなかなか難しそうです。

ということでデルタシグマ変調のマルチビット化はもっと階調を細かくしてノイズや歪を抑え込まないと効果が薄いということになりそうです。この状態だと回路規模が大きい割には1bitの3次デルタシグマに完敗です。次数を増やす方法と比較すると手間がかかる割にデメリットが目立つ結果となりました。LTSpiceだとこれ以上は手入力で大変ですが、これを8bit位にすれば一気に48dBほどSNも上がるはずなのでマルチビットの優位性も出てきそうですが…。

ちなみにこの回路の出力波形は次のような感じです。赤がLPF前、緑がLPF後です。赤の波形では段差のところで変調度が下がっているのがわかります。密度の粗い部分は情報量が少なく正しい波形を再現できない=歪率が悪化しているということでしょう。同じような方式のDSDも振幅いっぱいまでの波形を変調すると歪率が悪化しますのでそれと同じだと思われます。

また赤色の波形が6階調な理由は入力振幅が小さいからです。フルスケールでサイン派を入力すればきちんと8階調になります。

%e3%83%9e%e3%83%ab%e3%83%81%e3%83%93%e3%83%83%e3%83%88%e3%83%87%e3%83%ab%e3%82%bf%e3%82%b7%e3%82%b0%e3%83%9e%e6%b3%a2%e5%bd%a2

シングルビット1次デルタシグマ+マルチビット拡張

タイトルがややこしくなってきました。これはブロック図がないので何が違うのかは下のLTSPICEの回路図を参考にしてください。先程のマルチビットデルタシグマとの違いは、初段でマルチビット部とデルタシグマ部に信号分割していることです。

%e3%82%b7%e3%83%b3%e3%82%b0%e3%83%ab%e3%83%93%e3%83%83%e3%83%88%e3%83%87%e3%83%ab%e3%82%bf%e3%82%b7%e3%82%b0%e3%83%9e%ef%bc%8b%e3%83%9e%e3%83%ab%e3%83%81%e3%83%93%e3%83%83%e3%83%88%e6%8b%a1%e5%bc%b5

特性はマルチビットデルタシグマと似ています。出力も若干落ちてますが最終合成の/2が不要だったせいです。

この回路の出力波形は次のような形です。デルタシグマ変調の出力レベルをもっと下げないとこの方式のメリットが最大限に発揮されないのですが、意外とSNは通常のシングルビットより若干改善されています。そのあたりを追い込めばSN特性はもう少し良くなりそうです。

%e3%82%b7%e3%83%b3%e3%82%b0%e3%83%ab%e3%83%93%e3%83%83%e3%83%88%e3%83%87%e3%83%ab%e3%82%bf%e3%82%b7%e3%82%b0%e3%83%9e%ef%bc%8b%e3%83%9e%e3%83%ab%e3%83%81%e3%83%93%e3%83%83%e3%83%88%e6%8b%a1%e5%bc%b5

そして初段で分割されたマルチビットとデルタシグマに分割された波形は次のような感じです。この2つを合わせると元波形になります。赤色の波形が1bitでデルタシグマ変調されます。全体をマルチビットに分割する方法と似てはいますが回路の構成は別です。

赤色で入力される波形のレベルがマルチビットによって間引かれており振幅が低い状態にとどまっています。そのため常に変調度が高い状態になっていますので、そのあたりが特性の良い理由かもしれません。

%e3%83%9e%e3%83%ab%e3%83%81%e3%83%93%e3%83%83%e3%83%88%e6%8b%a1%e5%bc%b5%e6%b3%a2%e5%bd%a2

マルチビット3次デルタシグマ+マルチビット拡張

最強セットと思われる組み合わせを試してみました。

%e3%83%9e%e3%83%ab%e3%83%81%e3%83%93%e3%83%83%e3%83%883%e6%ac%a1%e3%83%87%e3%83%ab%e3%82%bf%e3%82%b7%e3%82%b0%e3%83%9e%ef%bc%8b%e3%83%9e%e3%83%ab%e3%83%81%e3%83%93%e3%83%83%e3%83%88%e6%8b%a1%e5%bc%b5

期待したのですが結果は全然良くありません!発振しているみたいなピークも見られますし歪率もとんでもなく悪いです。なんでも組み合わせれば良いわけではない、ということでしょうか。なかなか難しい問題です。

どの組み合わせがまずいのか調べてみます。

マルチビット3次デルタシグマ

%e3%83%9e%e3%83%ab%e3%83%813%e3%83%93%e3%83%83%e3%83%883%e6%ac%a1%e3%83%87%e3%83%ab%e3%82%bf%e3%82%b7%e3%82%b0%e3%83%9e%e5%a4%89%e8%aa%bf

この組み合わせは問題ありません。なかなか良い特性でした。傾向は1次と同じでマルチビット化によって歪率が若干劣化し、SNが若干向上するというものです。そして次数が上がることによって歪率の悪化具合も低く抑制されています。次数の向上はちょうどアナログアンプで言うNFB量が上がるのと似た効果があるようです。こういうこともシミュレーションをやってみるとよくわかりますね。

シングルビット3次デルタシグマ+マルチビット拡張

%e3%82%b7%e3%83%b3%e3%82%b0%e3%83%ab%e3%83%93%e3%83%83%e3%83%883%e6%ac%a1%e3%83%87%e3%83%ab%e3%82%bf%e3%82%b7%e3%82%b0%e3%83%9e%e5%a4%89%e8%aa%bf%ef%bc%8b%e3%83%9e%e3%83%ab%e3%83%81%e3%83%93%e3%83%83

この組み合わせでは歪率が悪化してしまいました。各種組み合わせでシミュレーションをした結果大きな劣化要因となっているのはこの3次デルタシグマとマルチビット拡張の相性が悪いこと、それが歪率悪化の原因のようです。ただし定数の追求などはやっていないので、この構成が絶対ダメとは言えませんが、技術の組み合わせも各種特性を考慮に入れないと上手く行かないようです。

3次デルタシグマは安定性が低いので入力波形の追従性が悪いのでしょうか?最終段の合成波形を見るとマルチビットとデルタシグマの合成部で波形が乱れています。入力波形はかなり高周波成分を含むのですがそのカドの部分がきちんと再現できていない感じです。3次だとSNがいい代わりに再現の速度が遅いのでしょうか。思い出すのは3段増幅型のオペアンプです。増幅段が多いので高域の位相特性が悪く、矩形波応答が乱れて発振しやすい、これらの特徴がとてもにています。

今回の結果だけで言えばマルチビット拡張と組み合わせるなら、デルタシグマは1次または高速化が出来る範囲の変調に抑えておくことが特性の確保に重要ということになりそうです。

シングルビット1次デルタシグマ+レベルマッチマルチビット拡張

デルタシグマの振幅をマルチビットの1階調と合わせた構成も試してみました。きっちりレベルマッチングを取った形です。そしてもう一つの改善点が最終合成で/2をしていないので信号レベルが下がってません。こっちが正しい合成ですね。

%e3%82%b7%e3%83%b3%e3%82%b0%e3%83%ab%e3%83%93%e3%83%83%e3%83%88%e3%83%87%e3%83%ab%e3%82%bf%e3%82%b7%e3%82%b0%e3%83%9e%ef%bc%8b%e3%83%ac%e3%83%99%e3%83%ab%e3%83%9e%e3%83%83%e3%83%81%e3%83%9e%e3%83%ab

SNは1次デルタシグマのマルチビット系ではこれが一番良いです。歪率はマルチビットデルタシグマと同等ですが、デルタシグマ自体の振幅が下がったことにより入力波形の変調度が下がっていることが要因でしょう。劣化要因自体はマルチビットデルタシグマと全く同じ理由だと思われます。変調度も同等なので劣化程度もほぼ同等です。3次の合成の時のような大幅な劣化はありません。やはり1次だと素直な印象です。

出力波形は次のようになっています。見た目はマルチビットデルタシグマと見分けがつかないですが、SN特性はこちらのほうが若干優れており、同じマルチビット化でも同じ特性にはならないのが面白いです。

まぁここまでやっても3次デルタシグマ単体のほうが余裕で特性が良いですね…。特に歪率はマルチビットを絡めるとどうしても劣化します。

%e3%82%b7%e3%83%b3%e3%82%b0%e3%83%ab%e3%83%93%e3%83%83%e3%83%88%e3%83%87%e3%83%ab%e3%82%bf%e3%82%b7%e3%82%b0%e3%83%9e%ef%bc%8b%e3%83%ac%e3%83%99%e3%83%ab%e3%83%9e%e3%83%83%e3%83%81%e3%83%9e%e3%83%ab

LTSpice用データのダウンロード

シミュレーションデータダウンロード

参考リンク

ΔΣ変調を使用したA-D/D-A変換回路はどっち?
http://cc.cqpub.co.jp/system/contents/1267/

An Introduction to Delta Sigma Converters
http://www.beis.de/Elektronik/DeltaSigma/DeltaSigma.html

プログラムでΔΣ変調器
https://bluefish.orz.hm/sdoc/deltasigma.html

44.1kHz PCMを2.8MHz 1bitに変換する
http://community.phileweb.com/mypage/entry/2721/20170528/55889/